Vantaggi della trasmissione dati MIPI come interfaccia di visualizzazione

   Con l'avvento dell'era globale del 5G e dell'intelligenza artificiale, le prestazioni dei chip CPU nei prodotti hardware sono notevolmente migliorate e sono aumentati anche i requisiti per le interfacce degli schermi LCD. La domanda di interfacce di trasmissione MIPI ad alta velocità è in aumento. Dopo un lungo periodo di ricerca e sviluppo e maggiori investimenti, la nostra azienda ha lanciato una varietà di display con interfaccia MIPI, che vanno da 1,14 pollici a 10,1 pollici, con interfacce MIPI tra cui i clienti possono scegliere, soddisfacendo le esigenze dei nostri clienti per piccoli e grandi schermi LCD con interfaccia MIPI di medie dimensioni.

   MIPI è specificamente progettato per applicazioni sensibili al consumo energetico che utilizzano oscillazioni del segnale di bassa ampiezza in modalità (trasferimento dati) ad alta velocità. 

   Poiché MIPI utilizza la trasmissione differenziale del segnale, il progetto deve essere rigorosamente progettato in conformità con le regole generali della progettazione differenziale. La chiave è ottenere l'adattamento dell'impedenza differenziale. Il protocollo MIPI stabilisce che il valore dell'impedenza differenziale della linea di trasmissione sia 80-125 ohm.

    MIPI è specificamente progettato per applicazioni sensibili al consumo energetico che utilizzano oscillazioni del segnale di bassa ampiezza in modalità (trasferimento dati) ad alta velocità.

    Poiché MIPI utilizza la trasmissione differenziale del segnale, il progetto deve essere rigorosamente progettato in conformità con le regole generali della progettazione differenziale. La chiave è ottenere l'adattamento dell'impedenza differenziale. Il protocollo MIPI stabilisce che il valore dell'impedenza differenziale della linea di trasmissione sia 80-125 ohm.

  MIPI specifica un canale di clock differenziale (corsia) e un numero scalabile di corsie dati da 1 a 4, che può regolare la velocità dei dati in base alle esigenze del processore e delle periferiche. Inoltre, la specifica MIPI D-PHY fornisce solo un intervallo di velocità dati e non specifica una velocità operativa specifica. In un'applicazione, i canali dati disponibili e le velocità dati sono determinati dai dispositivi su entrambi i lati dell'interfaccia. Tuttavia, il core IP MIPI D-PHY attualmente disponibile può fornire velocità di trasferimento fino a 1 Gbps per corsia dati, il che significa senza dubbio che MIPI è pienamente adatto per le applicazioni ad alte prestazioni attuali e future.

   C'è un altro grande vantaggio nell'usare MIPI come interfaccia dati. MIPI è ideale per i nuovi smartphone e progetti MID perché le architetture MIPI DSI e CSI-2 apportano flessibilità ai nuovi progetti e supportano funzionalità interessanti come display XGA e fotocamere superiori a 8 megapixel. Con le capacità di larghezza di banda offerte dai nuovi design dei processori abilitati MIPI, è ora possibile prendere in considerazione l'idea di sfruttare un'unica interfaccia MIPI per abilitare nuove funzionalità come display a doppio schermo ad alta risoluzione e/o doppia fotocamera.

    Nei progetti che incorporano queste funzionalità, gli interruttori analogici a larghezza di banda elevata progettati e ottimizzati per i segnali MIPI, come FSA642 di Fairchild Semiconductor, possono essere utilizzati per commutare tra più display o componenti della fotocamera. FSA642 è uno switch analogico differenziale unipolare a doppia corsa (SPDT) a tre vie con larghezza di banda elevata che può condividere un canale di clock MIPI e due canali di dati MIPI tra due dispositivi MIPI periferici. Tali interruttori possono fornire alcuni vantaggi aggiuntivi: isolamento di segnali spuri (stub) da dispositivi non selezionati e maggiore flessibilità nell'instradamento e nel posizionamento delle periferiche. Per garantire il successo della progettazione di questi switch fisici sul percorso di interconnessione MIPI, oltre alla larghezza di banda, è necessario considerare alcuni dei seguenti parametri principali dello switch:

1. Isolamento disattivato: per mantenere l'integrità del segnale del percorso clock/dati attivo, lo switch deve avere prestazioni efficienti di isolamento disattivato. Per segnali differenziali MIPI ad alta velocità a 200 mV e un disadattamento massimo di modo comune di 5 mV, l'isolamento disattivato tra i percorsi di commutazione deve essere pari a -30 dBm o migliore.

2. Differenza di ritardo differenziale: la differenza di ritardo (disallineamento) tra i segnali all'interno della coppia differenziale (la differenza di ritardo della coppia intra-differenziale) e la differenza di ritardo tra i punti di intersezione differenziale del clock e dei canali dati (la differenza di ritardo tra i canali ) deve essere ridotto a 50 ps o più. Piccolo. Per questi parametri, le prestazioni differenziali di ritardo migliori del settore per questo tipo di interruttore sono attualmente comprese tra 20 ps e 30 ps.

3. Impedenza dell'interruttore: la terza considerazione importante quando si seleziona un interruttore analogico è il compromesso tra le caratteristiche di impedenza della resistenza attiva (RON) e della capacità attiva (CON). Il collegamento MIPI D-PHY supporta sia la modalità di trasmissione dati a bassa potenza che quella ad alta velocità. Pertanto, il RON dell'interruttore dovrebbe essere scelto in modo equilibrato per ottimizzare le prestazioni della modalità operativa mista. Idealmente, questo parametro dovrebbe essere impostato separatamente per ciascuna modalità operativa. Combinare il RON ottimale per ciascuna modalità e mantenere il CON di commutazione molto basso è importante per mantenere la velocità di risposta al ricevitore. Una regola generale è che mantenere CON al di sotto di 10 pF aiuterà a evitare il deterioramento (allungamento) del tempo di transizione del segnale attraverso l'interruttore in modalità ad alta velocità.

   Rispetto alle porte parallele, i moduli di interfaccia MIPI presentano i vantaggi di alta velocità, grande quantità di trasmissione dati, basso consumo energetico e buona anti-interferenza. Sono sempre più apprezzati dai clienti e stanno crescendo rapidamente. Ad esempio, un modulo da 8 M con trasmissione sia MIPI che su porta parallela richiede almeno 11 linee di trasmissione e un clock di uscita fino a 96 M per ottenere un'uscita pixel completa di 12 FPS quando si utilizza la trasmissione su porta parallela a 8 bit. Tuttavia, l'utilizzo dell'interfaccia MIPI richiede solo 2 canali A di 6 linee di trasmissione in grado di raggiungere un frame rate di 12 FPS con pixel pieni e il consumo di corrente sarà inferiore di circa 20 MA rispetto alla trasmissione su porta parallela. Poiché MIPI utilizza la trasmissione differenziale del segnale, il progetto deve essere rigorosamente progettato in conformità con le regole generali della progettazione differenziale. La chiave è ottenere l'adattamento dell'impedenza differenziale. Il protocollo MIPI stabilisce che il valore dell'impedenza differenziale della linea di trasmissione sia 80-125 ohm.